芯片封装新技、新趋、新挑战

   当半导体业界在夸耀新制程技术突破、摩尔定律持续适用时，对封装技术者来说，苦头才正要开始，因为用新制程实现的芯片不可能以裸晶方式来运作，一定要有对应、搭配新制程的芯片封装，然而制程技术愈是先进、缩密，封装技术就要承受愈多新制程所一并带来的压力与挑战，要因应新压力与新挑战，也就意味著封装技术要有新作法、新尝试，才能克服或舒缓新压力。到底新芯片制程会为芯片封装带来何种压力？接著我们逐一说明。

▲大众对集成电路、IC、芯片的第一印象，即是过往最普及盛行的DIP封装模样，长条、穿孔焊接用的金属接脚，使整个封装的外型容易与蜈蚣联想在一起，DIP封装小至4-pin、6-pin，大至40-pin、68-pin。然今日已愈来愈少使用。（图片来源：Micron.com）

　■接脚数目增加的压力

　首先，制程技术更缩密后，在相同面积内可以容纳更多的晶体管、更多的电路，更多的电路一般也意味著需要跟芯片外有更多的连通，这表示相同的封装内需要有更多的接脚（大陆方面称为：引脚）数目，而接脚数增加的需求即是一项压力。

　事实上持续接脚数目一直是封装技术的压力，且每到一个层次就会迫使封装技术大变革、大转换，过去在最早初的DIP（Dual Inline Package，即是过往最常见到的长脚蜈蚣型态，也是一般大众对传统集成电路的第一印象）封装时代，单颗封装的接脚数目大致只能到40-pin，虽然有部分芯片达到更高的数字（例如Motorola 68000处理器达68-pin），但封装成本相对昂贵许多，有时并不合乎量产的成本效益。

　也因为DIP封装难以容纳更多数目的接脚，迫使业者尝试与发展新的封装技术，此时开始有了LCC（Leaded Chip Carrier）封装，LCC封装改变了接脚的安排配置方式，过去的DIP封装只允许在封装体的左右边侧设置接脚，而LCC则允许封装体的四个边侧都排置接脚，使接脚数得以扩增，如此LCC一路可以扩增到84-pin左右。此外，接脚与电路板间的连接方式也开始改变，过去DIP封装时代采行的穿孔式焊接黏著已经过时，取而代之的是表面焊接黏著的技术。

　

▲美国美光（Micron）公司的RLDRAM（RL为Reduced Latency，延迟缩减之意）存储器，单颗容量576Mbits，采行144-pin BGA封装，图中可见BGA封装的接脚为「锡球」状。（图片来源：Micron.com）

　在LCC之后的是QFP（Quad Flat Pack）封装，QFP封装法与LCC封装法相同，都是在封装体的四边配置接脚，但是接脚的设计更精巧、致密，使得接脚数可以持续增加，QFP最高可以至208-pin、216-pin的层次，过去有长达数年的时间都只能用QFP封装来因应高接脚数需求的芯片。虽然QFP还可以持续增加接脚数，但必须让原有的接脚宽度更为缩减，如此在有限的四边边长上才能放置更多接脚，然此不仅制造难度提升，芯片焊接应用后的量测也更加困难（在JTAG边界扫瞄技术尚未提出前），成本也更高，因此并不普及。

　QFP达一个接脚数瓶颈后，封装技术必须再次改换、突破，而接续于此的主流技术便是BGA（Ball Grid Array）封装，BGA封装让单一封装能达数百个接脚，甚至一千余脚的高致密水平，今日300-pin以上的芯片封装几乎都使用BGA技术来实现，而216-pin以下的需求，仍是以QFP等较具成本优势，至于216-pin至300-pin间也开始由小型化的BGA封装来含括。

　BGA封装为何能够容纳更多的接脚数？答案在于：再次改变接脚配置、设计的规则，过去DIP仅用封装的左右侧边，QFP则是使用四个侧边，如此接脚数目的增加都受限在边长上，要增加边长就必须增加封装体的长宽面积，进而使封装成本增加。相对的，BGA运用整个封装体的底部面积来安排、设置接脚，接脚的放置从「四个侧边」改成「整个底面」，如此自然可以让接脚数目大增