采用数字IC设计平台 加速GPS芯片设计

     全球电子设计创新的领导者Cadence设计系统公司近日宣布，导航及娱乐系统（NIS）芯片系统平台领导厂商掌微科技（CentralityCommunications），采用了具有全局综合技术的Cadence?Encounter?RTLCompiler和EncounterConformal?EquivalenceChecker设计工具，成功加速了其芯片实体设计过程，并大大缩小了芯片尺寸。在Cadence先进设计工具的帮助下，芯片设计周期短，硅片（QoS）质量高，产品更具有市场竞争力。
 
     掌微科技是一家无晶圆厂半导体系统公司，所开发的芯片主要用于车载导航设备，手持GPS和DVD系统及其它嵌入式应用领域。在CentralityAtlas?导航处理器系列芯片设计中，掌微科技采用CadenceEncounterRTLCompilerXL和EncounterConformalEquivalenceChecker设计工具，为导航及娱乐系统（NIS）市场带来功能与价值方面的崭新标准。掌微科技还在Cadence技术帮助下成功化解项目中的设计瓶颈，为项目节省长达半个月的时间，大大加快了产品上市速度。

      “当今的GPS系统需要低功耗和尽可能小尺寸的单芯片解决方案。具有全局综合技术的EncounterRTLCompilerXL和EncounterConformalEquivalenceChecker帮助我们解决了这些难题，并成功提供了市场所需求的方案。”掌微科技技术总监张宏宇(Hong-yuZhang)表示。

     具有全局综合技术的EncounterRTLCompiler能使设计团队发挥更好的水平，在更短时间内，设计出更具竞争力的产品。目前，全球二百多家企业都已在消费电子、通讯、网络、图形等高度复杂的产品设计中采用了这项先进的Encounter技术。

      EncounterConformalEquivalenceChecker使用自主开发的形式技术验证片上系统(SoC)从RTL到版图的设计。EncounterConformalEquivalenceChecker提供唯一完整的等效检查(EquivalenceCheck)解决方案，能够验证众多电路类型，包括复杂算术逻辑、数据流、存储器和定制逻辑，并可在低功耗下执行各项验证任务。

      Cadence全球副总裁兼亚太区总裁居龙表示：“如今，市场对单芯片GPS导航设备的需求呈现持续增长的趋势。Cadence业界领先的Encounter解决方案可以帮助我们的客户提升其在高速发展的市场上的竞争力。”

      具有全局综合技术的EncounterRTLCompiler和EncounterConformalEquivalenceChecker是CadenceEncounter数字IC设计平台的核心技术，也是CadenceLogicDesignTeamSolution的重要组成部分。具有全局综合技术的EncounterRTLCompiler现可提供L,XL和GXL三套方案，可以更好的满足客户在不同级别复杂性设计中的各种需求。